首页 | 供应信息 | 求购信息  | 下载系统 | 技术资讯 | 企业信息 | 产品信息 | 论文信息 | 展会信息 | 在线工具
作者: 发布时间:2014-03-27 来源: 繁体版
  随着数据转换器的速度和分辨率不断提升,对具有更低相位噪声的更高频率采样时钟源的需求也在不断增长。时钟输入面临的积分相位噪声(抖动)是设计师在设计蜂窝基站、军用雷达系统和要求高速和高性能时钟信号的其他

  随着数据转换器的速度和分辨率不断提升,对具有更低相位噪声的更高频率采样时钟源的需求也在不断增长。时钟输入面临的积分相位噪声(抖动)是设计师在设计蜂窝基站、军用雷达系统和要求高速和高性能时钟信号的其他设计时面临的众多 性能瓶颈之一。普通系统有多个低频噪声信号,PLL可将其上 变频至更高频率,以便为这些器件提供时钟。单个高频PLL可以解决频率转换问题,但很难设计出环路带宽足够低,从而能够滤除高噪声参考影响的PLL。搭载低频高性能VCO/VCXO和低环路带宽的PLL可以清除高噪声参考,但无法提供高频输出。高速和噪声过滤可以通过结合两个PLL同时实现:先是一个低频窄环路带宽器件(用于清除抖动),其后是一个环路带宽较宽的高频器件。ZUD自动化在线网

  有些现代双环路模拟PLL集成于单个芯片之上,允许设计师减少低频参考抖动,同时还能提供高频、低相位噪声输出。这就节省了宝贵的PCB电路板面积,而且允许要求不同频率的多个器件以同一相位对齐源为时钟源。ZUD自动化在线网

  AD9523、AD9523-1和AD95244时钟发生器(如图1所示)由两个串联模拟PLL构成。第一个PLL (PLL1)清除参考抖动, 第二个PLL (PLL2)生成高频相位对齐输出。PLL2也可生成高基频,再以此为基础衍生出各种低频。PLL1使用一个外部低 频VCXO和一个部分嵌入式三阶环路滤波器来构成一个PLL, 其环路带宽范围为30 Hz至100 Hz。该环路的带宽直接影响 将传播至输出的参考输入相位噪声量。 PLL2使用一个内部高速VCO(中心频率为3.8 GHz,AD9523-1 为3 GHz)和一个部分嵌入式三阶环路滤波器,其额定环路带宽约为500 kHz。 该内部VCO的带宽和相位噪声会直接影响整体输出的宽带相 位噪声。ZUD自动化在线网

  双环路时钟发生器可清除抖动并提供多个高频输出ZUD自动化在线网

  图1:AD9523-1的功能框图ZUD自动化在线网

  许多工程师把双环路PLL当作频率转换器,可减少固定量的参考输入抖动,但更加准确的做法是将其视为低相位噪声频率转换器,其性能受到各个PLL的环路带宽以及VCO/VCXO的相位噪声曲线的影响。ZUD自动化在线网

  ADIsimCLK仿真工具为确定参考相位噪声对双环路PLL输出 相位噪声的影响提供了一种简便的方法。本例使用ADIsimCLK来模拟高噪声参考对AD9523-1整体相位噪声的影响。图2所示为一个仿真122.88 MHz参考输入的典型相位噪声曲线。ZUD自动化在线网

  双环路时钟发生器可清除抖动并提供多个高频输出ZUD自动化在线网

  图2:122.88 MHz时的参考相位噪声曲线ZUD自动化在线网

  PLL1依赖高性能VCXO和低环路带宽来衰减参考相位噪声, 从而允许VCXO的相位噪声占据主导地位。本例采用一个Crystek CVHD-950 VCXO来生成与参考输入相同的输出频率。 这幅图直接比较了PLL1 输出端出现的参考相位噪声量。图3对Crystek CVHD-950 VCXO的相位噪声曲线与参考输入相位噪声进行了比较。ZUD自动化在线网

  双环路时钟发生器可清除抖动并提供多个高频输出ZUD自动化在线网

  图3:122.88 MHz时的Crystek CVHD-950相位噪声曲线ZUD自动化在线网

ZUD自动化在线网
ZUD自动化在线网
ZUD自动化在线网
  图4和表1所示为ADIsimCLK配置参数,这些参数用来仿真针对图3所示参考输入和PLL1 VCXO相位噪声曲线, AD9523-1的PLL1输出相位噪声响应情况。表2所示为ADIsimCLK在这些设置下生成的PLL1环路滤波器值。ZUD自动化在线网

  双环路时钟发生器可清除抖动并提供多个高频输出ZUD自动化在线网

  图4:ADIsimCLK v1.5中的AD9523-1配置ZUD自动化在线网

  双环路时钟发生器可清除抖动并提供多个高频输出ZUD自动化在线网

  表1:PLL1配置参数ZUD自动化在线网

  双环路时钟发生器可清除抖动并提供多个高频输出ZUD自动化在线网

  表2:ADIsimCLK产生的 PLL1环路滤波器元件值ZUD自动化在线网

  图 5展示的是通过ADIsimCLK生成的PLL1在122.88 MHz条 件下的仿真输出(实线),以及高噪声 122.88 MHz参考频率 的原始相位噪声曲线(虚线)。请注意,PLL1的输出相位噪 声远远低于原始参考输入相位噪声。PLL1的环路带宽会显著 衰减参考频率的相位噪声,使VCXO的低相位噪声曲线可以 在30 Hz环路滤波器截止频率之后占据主导地位。如果参考相 位噪声在全部偏移频率上都在增加,则输出相位噪声将只会随PLL1环路带宽而增加。ZUD自动化在线网

  双环路时钟发生器可清除抖动并提供多个高频输出


双环路时钟发生器可清除抖动并提供多个高频输出
评论】【加入收藏夹】【 】【关闭
※ 相关信息
无相关信息
※ 其他信息
访问数: | 共有条评论
发表评论
用户名:
密码:
验证码: 看不清楚,点击刷新
匿名发表


网站地图
Autooo.Net 版权所有
Copyright © 2007--2014 All rights reserved