2017-04-10 16:45:47

  徐韋佳,田俊傑,李延標

  (中國人民解放軍理工大學理學院,江蘇 南京 211101)

       摘要:為了實現高性能的流水線ADC,設計了一種應用於流水線14位ADC的高精度CMOS比較器,采用全差分結構的前置放大電路、兩級動態latch鎖存電路和輸出緩衝電路,具有高精度和低功耗的特點。前置差分預放大電路放大輸入差分信號,提高了比較器的精度,其本身的隔離作用使比較器具有較小的回踢噪聲和輸入失調電壓;兩級正反饋latch結構有效提高了比較器的速度;反相器級聯的輸出緩衝級電路調整輸出波形,增加驅動能力。采用TSMC 0.18 μm CMOS工藝,工作於1.8 V電源電壓、100 MHz頻率,仿真結果顯示,該比較器最小分辨電壓是3.99 mV,精度達到9位,失調電壓為16.235 mV,傳輸延時為0.73 ns,靜態功耗為2.216 mW,已成功應用於14位的流水線ADC。

  關鍵詞:比較器;高精度;正反饋;失調

  中圖分類號:TN432文獻標識碼:ADOI: 10.19358/j.issn.1674-7720.2017.06.011

  引用格式:徐韋佳,田俊傑,李延標. 應用於14位流水線ADC的高精度比較器電路設計[J].微型機與應用,2017,36(6):33-36.

0引言

  隨著集成電路的發展,數字通信得到廣泛應用,模數轉換器(ADC)作為實現模數轉換的關鍵器件,也得到了廣泛應用。在諸多不同結構的ADC類型中,流水線ADC具有高速、高精度的特點,在保證高速工作的同時,可以實現其他結構ADC難以實現的高精度,並且還能滿足相對小麵積和低功耗的要求[1 2]。而高精度比較器作為高性能流水線ADC的核心器件,其精度對ADC的性能起著至關重要的作用,因此,要實現高性能ADC,比較器的精度是關鍵。

  當前對比較器的研究主要包括多級開環比較器、開關電容比較器、動態鎖存再生比較器等。多級開環比較器具有較高的速度和精度,但是由於受到多級放大器的帶寬限製,速度難以提升;開關電容比較器可以采用失調消除技術消除失調電壓,提高精度,但是存在較為嚴重的電荷注入和時鍾饋通效應,增加了設計難度;動態鎖存比較器響應速度快,但是回踢噪聲和失調電壓都比較大,不適用於高精度係統[3]。因此,本文提出一種應用於14位流水線ADC的高精度比較器,工作在100 MHz時鍾頻率下,具有回踢噪聲小、失調電壓低、高精度和低功耗的特點,能實現14位流水線ADC的模數轉換。

1比較器結構的選取

  當前,在高精度或低噪聲係統ADC中,latch鎖存器是動態比較器中的重要組成部分,溝道長度越短,輸入信號越大,鎖存器響應越快。為了提高響應速度,在latch鎖存器前前置一級差分放大電路,能夠加速latch的響應時間。同時,差分結構可以去除誤差信號成分,有效減少由直流失調電壓、開關的時鍾饋通、電荷注入效應而引起的誤差。由於預放大電路內部和輸出端加載隔離電路的作用,使得其輸出信號多次衰減後到達信號的輸入端,有效減小了回踢噪聲對預放大電路輸入端信號的影響。因此,預放大鎖存器的失調電壓主要是預放大電路的失調[4?5]。一般傳統的放大器的單位增益帶寬為常數。為了滿足高精度的要求,前置預放大器的設計原則是高增益小帶寬,然而過高的精度會降低比較器的速度[6]。

  綜上所述,本文采用前置差分預放大電路作為比較器信號輸入端,放大倍數約為10 dB,兼顧精度和速度的要求,其隔離電路減小了latch正反饋產生的回踢噪聲以及失調電壓,latch鎖存判斷級采用二級正反饋鎖存器來提高比較器的速度,小尺寸的MOS管可以減小傳輸延時,輸出級采用反相器級聯,調整波形,減小延時,增加驅動能力,保證電路性能。

2比較器具體電路設計

  2.1信號輸入端

  信號輸入端電路結構如圖1所示,Cf是采樣電容,VIP和VIN分別是比較器的兩個輸入電壓,Vref+和Vref-是根據ADC外部環境需要設置好的電壓,其差值為比較電壓。VOUT1和VOUT2是比較器的兩個輸出電壓。開關S1和S2是NMOS管開關,分別由不交迭的時鍾信號CLK1和CLK2控製。

  001.jpg

  圖2時鍾信號的設置如圖2所示,CLK2先為高電平,Vref+和Vref-輸入,采樣電容Cf由於電荷積累,右端產生電壓Vb,此時CLK1為高電平,CLK2恢複低電平,待比較的信號VIP和VIN輸入,又會在Cf右端產生電壓Vip,

  (Vref+-Vb)Cf=(VIP-Vip)Cf

  根據電荷守恒,可得:

  Vip=VIP-Vref++Vb,Vin=VIN-Vref-+Vb

  Vip>Vin,VIP-VIN>Vref+-Vref-

  當比較器的輸入差分信號VIP-VIN大於比較電壓Vref+-Vref-時,Vip>Vin,比較器進行比較輸出;反之,Vip<Vin。本文中的比較器應用在14位流水線ADC中,故設置Vref+為0.125 V,Vref-為-0.125 V,其差值0.25 V則為比較電壓,采樣電容設置為25 fF。

002.jpg

  采用1.8 V直流電源,如圖2所示,四種頻率為100 MHz的時鍾信號分別是CLK1,CLK2,CLK1p,CLK2p,它們是不交迭時鍾信號,CLK1n和CLK2n分別由CLK1p和CLK2p經過反相器級聯得到,作用於鎖存電路和輸出級。

第1頁  第2頁  第3頁  

http://www.autooo.net/autooo/elec/news/2017-04-10/171617.html